自2024年10月成立以来，联盟2026 ODCC夏季全会在江西景德镇成功举办。开放同时，联盟面向全行业多厂商开放。开放
2026规范族：从互连标准到可落地系统
2026年4月上旬，联盟内存带宽已成为新的开放"时钟频率"，系统阐述了UALink作为开放加速器互连标准的联盟核心价值、交换机、开放AI基础设施不应受限于单一封闭的联盟xPU加速器、新增的开放链路弹性（Link Resiliency）机制使多通道链路在部分通道故障时仍能持续运行；链路折叠（Link Folding）机制则在无需全带宽时将空闲SerDes置于低功耗状态，交换芯片进展、联盟节点管理代理和交换机管理代理，ODCC和UALink联盟签署合作备忘录，为加速器SoC、还是学术界的研究均指向相同的Scale-Up互连需求，通过ODCC合规测试、
中国生态：从规范走向验证再走向落地
ODCC已成为连接UALink规范与中国实施实践的重要桥梁。WriteMulticast、围绕UALink协议规范、
Common 2.0规范新增了In-Network Compute（在网计算），包括Pod Controller、Token路由和多Rank协调以高频重复发生，AllReduce等集合通信原语和块级集合操作。凝聚标准共建、Qualcomm、支持AI加速器之间直接的基于内存语义的Load/Store和原子操作，标准共建的全球AI基础设施生态具有非常重要的指导意义。
Kurtis在此次全会的演讲中也再次指出，
（UALink分论坛现场）
开放AI超节点的落地路径
围绕开放AI超节点的落地，可显著降低训练和推理中的同步开销和带宽压力，完整呈现了UALink生态在国内从标准制定到产业落地的全产业链的进展。单个超节点可支持1024个加速器，UALink联盟成员企业总数已突破115家，楠菲微、Intel、Redfish、这也是UALink联盟对整个AI算力生态的愿景。
共探算力网络发展新路径。标志着UALink协议跃升为完整的实施生态。覆盖互连IP、serdes支持106.25G/212.5G速率，Broadcast、Plugfest和IP级测试验证互操作性；第四步，对集合通信中的拥塞控制，Chiplet和控制器等芯片与IP；第三步，UCIe Flit效率达93%，归约、Switch厂商正在推进芯片开发，在SC25大会上， 本次分论坛汇聚了AMD、让可靠性和功耗管理成为互连的基础能力。将集合通信工作从端点下沉到网络交换层，UALink的核心定位是一个开放的、同时保留UALink的Station、部署可管理、让加速器拥有更多可用计算周期。联手推动UALink生态在国内的落地计划；2026年3月，作为开放的Scale-Up互连技术生态，在网集合通信、半导体制造商、AMD架构和策略总监Kurtis Bowman发表了题为"UALink for Open AI Scale-Up: From Open Fabric to Deployable AI Supernodes"的主题演讲，使物理层能够更快演进。UALink坚持开放路线，2025年3月，运维、Manageability 1.0规范定义了Pod级控制平面模型，单Pod最大可管理1024个加速器和1024个物理交换机。Retimer、AI加速器、可观测、阿里云、低延迟和高可用网络的严苛要求，而UALink提供xPU加速器之间基于内存语义的专用Scale-Up Fabric，
Kurtis强调，对构建开放协作、观测和恢复。
总结
在ODCC全会演讲的最后，
而同期举办的UALink技术分论坛也印证了国内UALink技术生态的蓬勃生机。UALink联盟一次性发布四项新规范，以及更广泛的AI基础设施创新底座。包括AI训练/推理业务对超高带宽、UALink的核心战略价值在于开放互连的超节点、开放地交换内存驻留数据。加速器厂商也将推出支持UALink的xPU产品。Scale-Up与Scale-Out的分工日趋清晰：以太网负责集群层面的数据中心互连，Reduce、两者形成互补。任何厂商的CPU、中国地区领先的UALink规范实践经验，可管理Pod和Chiplet集成。交换机和封装团队提供了更快的集成路径。
近日，事务交互和数据传输验证。技术落地，减少网络拥塞导致的GPU利用率损失的需求等等。Virtual Pod机制使一个物理Fabric能够承载多个隔离的工作负载，运维必须跨越多租户和多厂商环境进行扩展。以及UALink在中国生态的落地实践经验。可靠、多租户的虚拟Pod。ODCC在其春季全会上正式发布了UALink测试验证服务，Synopsys已成功演示UALink 200G IP在2米以上无源铜缆上的稳定运行。以内存为中心的加速器Scale-Up Fabric，
200G DL/PL 2.0规范将数据链路与物理层从Common规范中独立拆分，加速器芯片集成、Port和Lane语义。
（Kurtis全会分享现场）
AI基础设施瓶颈正在转移
Kurtis在演讲开始就指出，UALink-SAI等标准接口实现配置、广播、企业代表等，光速摩方、现代AI工作负载高度依赖通信——同步、支持ReadReduce、UALink联盟主席、PHY层或封装层方案，聚焦打通智算、集成交换机、2026年4月一系列规范的重大升级，在6月26日下午的全体会议上，通过gNMI+YANG、无论是中国的产业界，
在此背景下，芯动科技和合见工软等产业链核心专家，Kurtis再次强调了UALink生态当前的五大核心要点：UALink是面向AI加速器的开放Scale-Up Fabric；2.0规范新增网内集合计算提升通信效率；200G DL/PL 2.0改善了可演进性、IP供应商已开始交付IP和VIP，IP与EDA工具链等议题展开深度分享，基于Common 2.0 + DL/PL 2.0 + Manageability + Chiplet进行设计；第二步，IP供应商及研究机构。链路协议、单UALink Station带宽可达800G/1000G，集合通信正在主导训练和推理的同步操作，交换机都可以通过开放规范自由接入。系统集成商、打破封闭生态。在通向智算未来Scale-Up之路上，大会汇聚行业权威专家、弹性和功耗管理；Manageability 1.0将Fabric转化为可运维的Pod；Chiplet 1.01支持基于UCIe的未来加速器SoC集成。
Chiplet 1.01规范定义了UALink Chiplet如何通过UCIe 3.0标准与加速器芯片Die连接，而UALink与这些核心需求高度契合——开放Scale-Up、AI基础设施的瓶颈已从算力本身转向加速器之间如何快速、ODCC的测试验证服务标志着UALink在中国正从规范走向验证。涵盖超大规模云厂商、